미리보기
VERILOG HDL의 기초와 디지털 논리 회로 설계(2008)
이 책은 ASIC에 대한 개념과 ALTERA사에서 생산되는 디바이스를 소개하고 이를 ...
ISBN 978-89-315-3205-0
저자 백주기
발행일 2008-03-28
분량 536쪽
편집 1도
판형 190*260
개정판정보 2008년 3월 28일 (초판 1쇄 발행)
정가 25,000원↓
판매가 22,500
(10% off)
적립금 1,250원(5%)
  소득공제
도서소개

이 책에 대하여

이 책은 ASIC에 대한 개념과 ALTERA사에서 생산되는 디바이스를 소개하고 이를 이용하는 방법과 프로그램 사용법을 자세하게 설명하였다. 특히 초보자들이 독학으로 직접 만들어 보면서 CPLD와 FPGA의 개념을 습득하고 나아가 ASIC로 나갈 수 있는 기틀을 마련하고자 노력하였다.

 

목차


목 차

chapter 1. ASIC의 개요
01. ASIC의 개요
02. ALTERA Design Software
03. ALTERA 디바이스 소개

chapter 2. ISP 다운로드 케이블 제작과 Verilog HDL의 기초
04. Verilog HDL의 기초
05. MAX+PLUS Ⅱ와 QUARTUS Ⅱ의 사용법
06. Parallel 다운로드 케이블 제작
07. CPLD 회로 구성 및 시험
08. FPGA 회로 구성 및 테스트

chapter 3. 디지털 논리 회로 설계
09. 기본 논리 회로 설계
10. 조합 논리 회로 설계
11. 순서 논리 회로 설계

chapter 4. 응용 회로 설계
12. 7-세그먼트 LED 디스플레이 설계
13. 디지털 시계

부  록. 트레이닝 키트 정보

부록 CD

 

1. 본문 실습 내용 소스 포함
2. Quartus Ⅱ 다운로드 및 라이센스 받기 동영상
3. Max+Plus Ⅱ 다운로드 및 라이센스 받기 동영상




저자
부록/예제소스
정오표
    최근 본 상품 1